La prima scheda RISC-V basata su Linux si prepara al decollo

Batti il ​​cinque

SiFive ha lanciato l’SBC HiFive Unleashed, un SoC del processore RISC-V basato su Linux. (Immagine per gentile concessione: SiFive)

Sono passati 2 anni da quando l’architettura open source RISC-V  è emersa dai laboratori informatici di UC Berkeley e altrove e ha iniziato a comparire in implementazioni soft-core progettate per FPGA e oltre un anno dall’arrivo del primo silicio commerciale. Finora, l’attenzione si è concentrata principalmente sui processori MCU, ma lo scorso ottobre SiFive ha annunciato il primo SoC (System on Chip) RISC-V basato su Linux con Freedom U540 quad-core a 64 bit (AKA U54-MC Coreplex). Qualche giorno fa al FOSDEM, SiFive ha aperto le pre-vendite per una Single-board computer (SBC) open source “HiFive Unleash” che mostra l’U540.

L’HiFive Unleashed è disponibile su Crowd Supply a $999, con spedizioni in scadenza il 30 giugno. Il SoC U540 fabbricato a 28 nm che governa l’SBC non è solo il primo processore RISC-V multi-core pronto per Linux ma è il primo a fornire la coerenza della cache. Oltre ai 4 core presenti nella CPU U5 RV64GC da 1,5 GHz, il SoC include un core di gestione E51 RV64IMAC con supporto per memoria virtuale Sv39.

Ciascun core della CPU fornisce una pipeline in cinque passi, 32 KB per istruzioni e cache di dati L1, oltre a una cache L2 condivisa e coerente da 2 MB. Poiché sia L1 che L2 possono essere configurate in SRAM deterministiche ad alta velocità, il SoC può essere utilizzato per applicazioni in tempo reale.

Quello che non troverai è una GPU o VPU. Tuttavia, terze parti sono incoraggiate ad integrarle. Gli sviluppatori di chips possono usare un bus di interfaccia TileLink open source per creare periferiche IP. La struttura scalabile coerente della cache del bus TileLink è inoltre abilitata con adattatori bridge verso protocolli bus legacy come AXI4, AHB-Lite e APB.

La scheda aperta HiFive Unleashed integra un SoC U540, 8 GB di RAM DDR4 e un quad-SPI flash da 32 MB. Le uniche altre caratteristiche principali includono uno slot microSD, una porta Gigabit Ethernet e un connettore FMC per l’espansione futura. Un rappresentante SiFive ha confermato a Linux.com che la scheda sarà hardware open source, con schemi e file di layout liberamente disponibili.

Il set di funzionalità potrebbe essere abbastanza limitato per $ 999, ma si sta davvero pagando per un SoC non convenzionale e una possibilità di ottenere un vantaggio su ciò che potrebbe potenzialmente diventare una nuova e importante piattaforma di elaborazione.

RISC-V appare e presto salterà alla ribalta

È troppo presto per dire se RISC-V potrà mai competere con ARM o x86, per non parlare della portata di architetture sbiadite come MIPS e PowerPC. Finora, tuttavia, c’è stata una sorprendente volontà da parte dei principali produttori di computer e di semiconduttori di sperimentare con il nuovo ISA (Instruction Set Architecture). I membri di RISC-V Foundation Platinum includono nomi pesanti come Draper, Google, Hewlett Packard Enterprise, IBM, Microsemi, Oracle, Microsoft, Nvidia e Qualcomm.

L’interesse diffuso è in parte dovuto al fatto che RISC-V ha una licenza libera e permissiva che consente a terzi di utilizzare l’ISA per sviluppare implementazioni proprietarie. L’aspettativa, tuttavia, è che la maggior parte dei SoC RISC-V seguiranno i primi protagonisti del settore nel fornire implementazioni open source.

La tempistica di RISC-V sembra essere corretta, poiché la crescente accettazione di software e hardware open source porta logicamente a un desiderio di apertura del processore. I design opachi dei chip spesso creano ostacoli e punti ciechi, non solo per i progetti open source, ma anche per i fornitori di semiconduttori. In teoria, problemi nascosti come i problemi di sicurezza di Intel Spectre e Meltdown potrebbero essere venuti alla luce più rapidamente nel mondo open source.

C’è anche la sensazione che il dominio di due architetture a sorgente chiusa – ARM e Intel x86 – stiano limitando l’innovazione, rallentando il time-to-market e aumentando i costi. Inoltre, i sostenitori di RISC-V affermano che entrambe le piattaforme ARM e x86 sono gravate da codice legacy. Per confronto, RISC-V inizia con un’assenza di restrizioni  e con componenti moderni.

SiFive è stata fondata dagli inventori di RISC-V, tra cui Yunsup Lee, Andrew Waterman e Krste Asanovic, e si basa in parte su 2 precedenti RISC ISA open source: SPARC e OpenRISC. Nel 2014, Asanovic e il professore dell’Università di Berkeley, David Patterson, che ha coniato il termine RISC, hanno pubblicato un white paper su RISC-V e lo sviluppo è progredito rapidamente da lì.

SiFive è stato il principale player hardware RISC-V, mentre Microsemi ha aperto la strada allo sviluppo di implementazioni soft-core che possono essere eseguite su FPGA per la prototipazione. Nel novembre 2016, SiFive ha annunciato una scheda di sviluppo HiFive1 open source compatibile con Arduino per Freedom E300 – un design RISC-V simile a un MCU con un core E31 Coreplex progettato per eseguire FreeRTOS. Gli sviluppatori potrebbero anche utilizzare SmartFusion 2 il SoC FPGA di Microsemi soft-core per sviluppare per l’E300.

L’HiFive1 è stato seguito lo scorso maggio da una scheda Arduino Cinque basata su HiFive1, sviluppata congiuntamente da SiFive e Arduino. L’aggiunta chiave è stato un SoC Espressif ESP32 che fornisce WiFi e Bluetooth.

SiFive e Microsemi non sono gli unici fornitori che investono in RISC-V. Anche Andes, BluespecCodasip e Cortus vendono IP core RISC-V che possono essere utilizzati per sviluppare SoC di tipo MCU. (SiFive vende anche IP oltre a silicio e servizi di sviluppo.) Come Microsemi, Rumble e Development e VectorBlox offrono core soft che funzionano su FPGA.

Secondo una recente sintesi degli sviluppi di RISC-V pubblicati su Electronic Design da Ted Marena di Microsemi, vicepresidente del comitato di marketing RISC-V della RISC-V Foundation, anche il supporto del software sta evolvendo. Nel regno di Linux, il supporto RISC-V è stato aggiunto alle toolchain GNU/GCC e GNU/GDB lo scorso maggio. Inoltre, scrive Marena, “sono supportate diverse versioni di Linux, incluso Yocto”, basate su Linux 4.6. Il supporto a RISC-V sembra essere diretto a una inclusione nel kernel 4.14, che “significa che RISC-V sarà presto una delle piattaforme principali in Linux”.

La pagina di HiFive Unleashed Crowd Supply non ha molto da dire sul software oltre a notare la compatibilità con Linux, e SiFive non ha risposto alle nostre richieste per maggiori dettagli. Tuttavia, quando è stato annunciato il SoC U540, SiFive ha affermato che il SoC sarebbe supportato da “un ricco SDK con software dimostrativo e una toolchain binaria facile da installare.” Strumenti standard di sviluppo e debug come OpenOCD, GDB e un IDE Eclipse , si diceva anche che fosse nei lavori.

Le domande sulle prestazioni dovrebbero essere parzialmente risolte quando l’HiFive Unleashed apparirà questa primavera. Secondo una  storia di EETimes pubblicata in ottobre, il core U54 “single issue” dovrebbe uguagliare le prestazioni del Cortex-A53 “dual issue”. Marena, tuttavia, afferma che “la modularità del progetto ISA RISC-V consente di essere più efficienti degli ISA legacy come x86 o ARM”.

In concomitanza con l’evento Embedded Linux Conference + OpenIoT che si terrà a Portland, Oregon, dal 12 al 14 marzo, SiFive ospiterà il primo hackathon per HiFive Unleashed. Gli sviluppatori SiFive registrati potranno partecipare all’evento di Portland per provare l’SBC. (Maggiori informazioni possono essere trovate sulla pagina del prodotto HiFive Unleashed). La conferenza ELC comprende una presentazione di Khem Raj di Comcast chiamata OpenEmbedded Yocto su RISC-V – New Kid on the Block.

fonte: https://www.linux.com/blog/event/elc-open-iot/2018/2/first-linux-based-risc-v-board-prepares-take

Lascia un commento

Il tuo indirizzo email non sarà pubblicato. I campi obbligatori sono contrassegnati *

Questo sito usa Akismet per ridurre lo spam. Scopri come i tuoi dati vengono elaborati.